Vivado UltraFast 设计方法

Vivado UltraFast 设计方法

标签:VivadoXilinx

介绍:这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像。

发布时间:2014-08-06